流水线加法器

实验目的

（1） 掌握寄存器的设计与应用。

（2） 学习和掌握流水线加法器的设计与实现。

实验内容

1） 设计并实现一个 32 位 2 级流水线加法器。

2） 从 RTL 电路分析、仿真波形、开发板资源使用情况等方面与系统自带“+”加法器进行比较。

实验原理

32 位的 2 级流水线加法器使用两个 16 位加法器，其中第一个加法器执行低 16 位的加法，而第二个加法器执行高 32 位的加法，电路结构图如下图所示（供参考）。




图 1 2 级流水线加法器电路结构图

实验步骤

1） 学习流水线原理，设计 32 位 2 级流水线加法器，并画出原理图。

2） 在 Vivado 中新建项目，设计实现 16 位加法器。

3） 添加顶层模块，调用 2 个 16 位加法器，利用寄存器实现流水控制，实现 32 位 2 级流水线加法器，通过仿真、下板验证其正确性。

4） 在 Vivado 中新建项目，利用系统自带的“+”实现加法器，通过仿真、下板验证其正确性，并与步骤 3）中所设计的流水线加法器进行比较。